阻抗(kang)匹配(pei)

    阻(zu)抗匹(pi)配(pei)意味(wei)著(zhe)在(zai)傳輸(shu)源(yuan)時，負載阻(zu)抗(kang)必(bi)須等於(yu)傳輸(shu)線(xian)的(de)特征(zheng)阻(zu)抗。在(zai)這(zhe)種(zhong)情況下，傳輸(shu)將(jiang)不(bu)會(hui)反射(she)，這表(biao)明所(suo)有(you)源(yuan)均(jun)已(yi)被負載吸(xi)收。相反，在(zai)傳輸(shu)過(guo)程(cheng)中存(cun)在(zai)源(yuan)損失(shi)。在(zai)HDI PCB設(she)計中(zhong)，阻抗匹配(pei)與信(xin)號質(zhi)量(liang)有(you)關。

    PCB走線(xian)何(he)時需要(yao)阻(zu)抗匹(pi)配(pei)？

    它不(bu)是主要由(you)頻(pin)率(lv)決(jue)定(ding)，而是關鍵(jian)是信(xin)號的(de)陡(dou)度(du)，即信(xin)號的(de)上(shang)升(sheng)/下(xia)降(jiang)時間。通常(chang)認為(wei)，如果(guo)信(xin)號的(de)上(shang)升(sheng)/下(xia)降(jiang)時間（基(ji)於10％到(dao)90％）小於(yu)線(xian)延(yan)遲的(de)6倍，則(ze)它是高速信(xin)號，必(bi)須註(zhu)意阻抗匹配(pei)。導(dao)線(xian)延(yan)遲通常(chang)設(she)置為(wei)150ps /英寸(cun)。

    特性阻(zu)抗(kang)

    在(zai)信(xin)號沿傳輸(shu)線(xian)傳播(bo)期間，如果(guo)傳輸(shu)線(xian)上(shang)到(dao)處(chu)都(dou)有(you)壹(yi)致的(de)信(xin)號傳播(bo)速度(du)，並且(qie)每單位(wei)長度(du)的(de)電容相同(tong)，則(ze)信(xin)號在(zai)傳播(bo)過程(cheng)中始(shi)終(zhong)會(hui)看到(dao)完全壹(yi)致的(de)瞬(shun)時阻抗(kang)。由(you)於(yu)阻(zu)抗在(zai)整(zheng)個傳輸(shu)線(xian)中(zhong)保(bao)持恒(heng)定，因(yin)此我們(men)使(shi)用特定(ding)名(ming)稱來(lai)表示(shi)該特性或(huo)特定(ding)傳輸(shu)線(xian)的(de)特性，這(zhe)被稱為(wei)傳輸(shu)線(xian)的(de)特性阻(zu)抗(kang)。特性阻(zu)抗(kang)是指沿(yan)傳輸(shu)線(xian)看到(dao)信(xin)號時的(de)瞬(shun)時阻抗(kang)值(zhi)。特性阻(zu)抗(kang)與PCB引線(xian)所(suo)在(zai)的(de)板(ban)層，PCB使用的(de)材(cai)料(liao)（介(jie)電常(chang)數(shu)），走線(xian)寬度(du)，以及(ji)導(dao)體(ti)與焊盤之(zhi)間的(de)距(ju)離，與走線(xian)長度(du)無(wu)關。可以使(shi)用軟件(jian)來(lai)計算(suan)特征(zheng)阻(zu)抗。在(zai)HDI PCB設(she)計中(zhong)，數(shu)字信(xin)號的(de)走線(xian)阻(zu)抗通常(chang)設(she)計為(wei)50歐(ou)姆，這(zhe)是壹(yi)個近(jin)似值(zhi)。通常(chang)，同(tong)軸(zhou)電纜(lan)的(de)基(ji)帶(dai)為(wei)50歐(ou)姆，頻(pin)帶(dai)為(wei)75歐(ou)姆，雙(shuang)絞(jiao)線(xian)（差(cha)分(fen)）為(wei)100歐(ou)姆。

    阻(zu)抗(kang)匹配(pei)的(de)常(chang)用方(fang)法(fa)?

    串聯(lian)匹(pi)配(pei)

    在(zai)信(xin)號源的(de)阻(zu)抗(kang)低(di)於(yu)傳輸(shu)線(xian)的(de)特征(zheng)阻(zu)抗的(de)條(tiao)件(jian)下(xia)，在(zai)信(xin)號源和傳輸(shu)線(xian)之(zhi)間串聯(lian)電阻(zu)R，使(shi)得信(xin)號源的(de)輸(shu)出(chu)阻(zu)抗(kang)與信(xin)號源的(de)特征(zheng)阻(zu)抗匹配(pei)。傳輸(shu)線(xian)，從(cong)負載反射(she)的(de)信(xin)號是為(wei)了抑(yi)制(zhi)第(di)二次反射(she)的(de)發(fa)生。

    匹配(pei)電阻(zu)選(xuan)擇原(yuan)理：匹(pi)配(pei)電阻(zu)值(zhi)與驅(qu)動器的(de)輸(shu)出(chu)阻(zu)抗(kang)之(zhi)和等於(yu)傳輸(shu)線(xian)的(de)特征(zheng)阻(zu)抗。普通CMOS和TTL驅動器的(de)輸(shu)出(chu)阻(zu)抗(kang)將(jiang)隨信(xin)號電平(ping)而(er)變化。因此(ci)，對(dui)於(yu)TTL或(huo)CMOS電路，不(bu)可能有(you)壹(yi)個非常正確(que)的(de)匹(pi)配(pei)電阻(zu)，只能考(kao)慮(lv)壹(yi)個折(zhe)衷方(fang)案(an)。具有(you)鏈(lian)形拓撲(pu)的(de)信(xin)號網絡(luo)不(bu)適合(he)串聯(lian)終(zhong)端。所有(you)負載必(bi)須連接(jie)到(dao)傳輸(shu)線(xian)的(de)末(mo)端。

    串聯(lian)終(zhong)端匹配(pei)是最常(chang)用的(de)。它的(de)優點(dian)是功耗低(di)，驅(qu)動器沒有(you)額(e)外的(de)直流負載，信(xin)號與地之(zhi)間沒有(you)額(e)外的(de)阻(zu)抗(kang)，並且(qie)僅(jin)需要(yao)壹(yi)個電阻(zu)性元(yuan)件(jian)。

    常(chang)見應用：通用CMOS和TTL電路的(de)阻(zu)抗(kang)匹(pi)配(pei)。USB信(xin)號也以這(zhe)種(zhong)方(fang)式采樣(yang)以進(jin)行(xing)阻(zu)抗(kang)匹配(pei)。

    並聯(lian)端子匹(pi)配(pei)

    在(zai)信(xin)號源的(de)阻(zu)抗(kang)非常小的(de)情(qing)況下，通過(guo)增加並聯(lian)電阻(zu)以消(xiao)除(chu)負載端的(de)反射(she)，可以使(shi)負載端的(de)輸(shu)入(ru)阻(zu)抗(kang)與傳輸(shu)線(xian)的(de)特性阻(zu)抗(kang)匹(pi)配(pei)。實(shi)現(xian)形(xing)式分為(wei)單電阻(zu)和雙電阻(zu)兩(liang)種(zhong)形式。

    匹配(pei)電阻(zu)選(xuan)擇原(yuan)理：當芯(xin)片(pian)的(de)輸(shu)入(ru)阻(zu)抗(kang)很(hen)高時，對(dui)於(yu)單(dan)電阻(zu)類(lei)型(xing)，負載端的(de)並聯(lian)電阻(zu)值(zhi)必(bi)須接(jie)近或(huo)等於(yu)傳輸(shu)線(xian)的(de)特性阻(zu)抗(kang)；對(dui)於(yu)雙(shuang)電阻(zu)型(xing)，每個並聯(lian)電阻(zu)值(zhi)是傳輸(shu)線(xian)特征(zheng)阻(zu)抗的(de)兩(liang)倍。

    並聯(lian)端子匹(pi)配(pei)的(de)優點(dian)是簡(jian)單(dan)易(yi)行，明顯(xian)的(de)缺(que)點(dian)是會(hui)帶(dai)來(lai)直流功(gong)耗：單(dan)電阻(zu)方(fang)法(fa)的(de)直流功(gong)耗與信(xin)號的(de)占(zhan)空比(bi)密切相關；不(bu)論信(xin)號高還是低，雙電阻(zu)方(fang)法(fa)都(dou)具有(you)直流功(gong)耗，但電流(liu)比(bi)單電阻(zu)方(fang)法(fa)小壹(yi)半。

    常(chang)見應(ying)用：大多數(shu)具有(you)高(gao)速信(xin)號的(de)應(ying)用。

    1.SSTL驅動程(cheng)序，例如DDR，DDR2。它采用單電阻(zu)形(xing)式，並與VTT（通常(chang)為(wei)IOVDD的(de)壹(yi)半）並聯(lian)。DDR2數(shu)據信(xin)號的(de)並行(xing)匹(pi)配(pei)電阻(zu)內(nei)置在(zai)芯(xin)片(pian)中。

    2.高速(su)串行數(shu)據接(jie)口，如TMDS。它采用單電阻(zu)形(xing)式，在(zai)接(jie)收設(she)備(bei)處(chu)與IOVDD並聯(lian)，單(dan)端阻抗(kang)為(wei)50歐(ou)姆（差(cha)分(fen)對(dui)之(zhi)間為(wei)100歐(ou)姆）。