設計(ji)人員(yuan)不(bu)斷(duan)面(mian)臨(lin)提高(gao)電(dian)子產(chan)品性能(neng)的挑(tiao)戰(zhan)。同(tong)時，設計(ji)人員(yuan)需(xu)要(yao)考慮高(gao)速信(xin)號在 PCB 設計(ji)中的影響(xiang)，因(yin)為不(bu)斷(duan)增(zeng)加(jia)時鐘(zhong)頻率(lv)和減(jian)少上(shang)升(sheng)時間可(ke)能(neng)會導致信號完整(zheng)性問題。這(zhe)需(xu)要(yao)使用(yong)更(geng)高(gao)的(de)頻率(lv)，50MHz 到 3GHz 的頻(pin)率(lv)已經(jing)變(bian)得(de)非常普(pu)遍(bian)。

設計(ji)高(gao)速 PCB 對(dui)支(zhi)持(chi)實(shi)際應(ying)用(yong)至(zhi)關(guan)重(zhong)要(yao)。PCB 處(chu)理(li)高(gao)速信(xin)號時，信號傳輸問題尤(you)為突(tu)出。壹(yi)塊出色(se)的(de)高(gao)速板是壹(yi)種(zhong)集成(cheng)各(ge)種(zhong)組件(jian)和(he)布(bu)線(xian)同(tong)時避免(mian)信(xin)號完整(zheng)性問題的(de)板。我們(men)在(zai)高(gao)頻(pin)板中面(mian)臨(lin)的三個主要(yao)挑(tiao)戰(zhan)是信(xin)號完整(zheng)性、EMI/EMC和介電損耗(hao)。

在這(zhe)篇博文中，我們(men)將(jiang)討論(lun)在 PCB 設(she)計(ji)中處(chu)理(li)高(gao)速信(xin)號時需(xu)要(yao)註意(yi)的(de)以(yi)下因(yin)素：

• PCB中的高(gao)速信(xin)號是什(shen)麽(me)？

• 為什(shen)麽(me)高(gao)頻(pin)下總是有(you)信號失(shi)真？

• 我們(men)什(shen)麽(me)時(shi)候(hou)需(xu)要(yao)註意(yi)高(gao)速 PCB 設(she)計(ji)中的信號完整(zheng)性？

• 克(ke)服(fu)高(gao)速 PCB 設(she)計(ji)中信號完整(zheng)性問題的(de)技(ji)術

• 高(gao)速 PCB 設(she)計(ji)人員(yuan)的快(kuai)速提(ti)示(shi)

• 高(gao)速印刷電(dian)路板材料 

• 為什(shen)麽(me)在(zai)高(gao)速 PCB 設(she)計(ji)中包含(han)設(she)計(ji)模擬和檢查(zha)很重(zhong)要(yao)？

  PCB中的高(gao)速信(xin)號是什(shen)麽(me)？

  頻(pin)率(lv)範圍(wei)從(cong) 50 MHz 到高(gao)達(da) 3 GHz 的信號被認(ren)為是高(gao)速信(xin)號，例(li)如時(shi)鐘(zhong)信號。理想(xiang)情況(kuang)下，時鐘(zhong)信號是方(fang)波(bo)，但實(shi)際上(shang)不(bu)可(ke)能(neng)立即(ji)將(jiang)其“低(di)”電(dian)平(ping)更(geng)改(gai)為“高(gao)”電(dian)平（反之(zhi)亦(yi)然）。它(ta)具(ju)有(you)特定(ding)的上(shang)升(sheng)和下降時間(jian)，因(yin)此(ci)它(ta)在(zai)時域中看起來是梯形。值(zhi)得(de)註意(yi)的(de)是，時(shi)鐘(zhong)信號在頻域(yu)中的較高(gao)頻(pin)率(lv)諧波(bo)的幅(fu)度(du)取(qu)決(jue)於其上(shang)升(sheng)和下降時間(jian)。如果(guo)上(shang)升(sheng)時間長(chang)於諧波(bo)的幅(fu)度(du)會變小(xiao)。

為什(shen)麽(me)高(gao)頻(pin)下總是有(you)信號失(shi)真？

在低(di)頻(pin) (>1kHz) 下，信號保(bao)持(chi)在(zai)數據特征限制內(nei)，系統(tong)按預(yu)期(qi)運行(xing)。當速度(du)增加時(shi)，更(geng)高(gao)的(de)頻率(lv)影響(xiang)開(kai)始(shi)發(fa)揮(hui)作用(yong)，導致振(zhen)鈴、串(chuan)擾、反射、地彈(dan)和阻抗不(bu)匹(pi)配(pei)問(wen)題。它(ta)不(bu)僅會影響(xiang)系統(tong)的數字特性，還(hai)會影響(xiang)模擬特性。這(zhe)些問題更(geng)容易增加(jia)I/O 接(jie)口和內(nei)存接(jie)口的數據速率(lv)。實(shi)際上(shang)，這(zhe)些問題可(ke)以(yi)通(tong)過采(cai)用(yong)先進的(de)PCB 設(she)計(ji)服務(wu)或(huo)遵循(xun)嚴(yan)格的(de)布(bu)局(ju)指南來避(bi)免(mian)。信(xin)號路由、端(duan)接(jie)方(fang)案(an)和(he)電源分(fen)配技(ji)術可(ke)以(yi)幫(bang)助設計(ji)人員(yuan)實(shi)現有(you)效(xiao)的 PCB。

我們(men)什(shen)麽(me)時(shi)候(hou)需(xu)要(yao)註意(yi)高(gao)速 PCB 設(she)計(ji)中的信號完整(zheng)性？

信號完整(zheng)性：理想(xiang)情況(kuang)下，在 PCB 中，信號應(ying)該從(cong)源 (Tx) 傳輸到負(fu)載(zai) (Rx) 未受損/未摻雜(za)。但實(shi)際上(shang)，它(ta)不(bu)會(hui)發(fa)生(sheng)。信號到達(da)負(fu)載(zai)時會有(you)壹(yi)些損耗(hao)（阻抗失(shi)配、串(chuan)擾、衰減(jian)、反射、開(kai)關(guan)問題）。信(xin)號完整(zheng)性 (SI) 是定(ding)義(yi)用(yong)於測量(liang)高(gao)頻(pin)區域中這(zhe)些信號失(shi)真的術語(yu)。信(xin)號完整(zheng)性通(tong)過提(ti)供實(shi)用(yong)的解決(jue)方(fang)案(an)來幫(bang)助預測(ce)和理解這(zhe)些關鍵問(wen)題。

高(gao)速 PCB 設(she)計(ji)需(xu)要(yao)將走線可(ke)視(shi)化(hua)為傳輸線而(er)不(bu)是簡(jian)單(dan)的(de)電(dian)線。識別(bie)設計(ji)中的最(zui)高(gao)工作頻(pin)率(lv)有(you)助於定(ding)位應(ying)視(shi)為傳輸線的(de)走線。如果(guo)走線超(chao)過該(gai)頻率(lv)波(bo)長(chang)的1/10左(zuo)右，則(ze)可(ke)以(yi)將它(ta)們(men)視(shi)為傳輸線。這(zhe)些傳輸線需(xu)要(yao)數字和(he)模(mo)擬分析。

PCB 基板：PCB 構造過程中使用(yong)的基板材料會導致信號完整(zheng)性問題。每(mei)個 PCB 基(ji)板具(ju)有(you)不(bu)同(tong)的相(xiang)對(dui)介電常數 (ε r ) 值(zhi)。它(ta)決(jue)定(ding)了(le)信號走線必(bi)須(xu)被視(shi)為傳輸線的(de)長(chang)度(du)，當然，在這(zhe)種(zhong)情況(kuang)下，設計(ji)人員(yuan)需(xu)要(yao)註意(yi)信(xin)號完整(zheng)性威(wei)脅(xie)。

使(shi)用(yong) ε r 值(zhi)，設計(ji)人員(yuan)可(ke)以(yi)評(ping)估信(xin)號流動的(de)速度(du) (V p ) 和傳播延遲(chi)( t PD ) 。這(zhe)些參數有(you)助於確(que)定(ding)應(ying)將走線視(shi)為傳輸線的(de)長(chang)度(du)。下圖(tu)描述(shu)了(le)插(cha)入(ru)損耗(hao)如何(he)隨信號頻率(lv)增加(jia)。插(cha)入(ru)損耗(hao)（每(mei)英寸）是針(zhen)對(dui) FR-4（玻璃環氧(yang)樹脂）和(he)高(gao)頻(pin)Rogers RO4350B材料測量(liang)的。更(geng)高(gao)的(de)插(cha)入(ru)損耗(hao)可(ke)能(neng)會導致更(geng)大(da)的(de)衰減(jian)。單(dan)擊此(ci)處(chu)了(le)解有(you)關PCB 材料和層壓(ya)板的更(geng)多(duo)信(xin)息(xi)。

克(ke)服(fu)高(gao)速 PCB 設(she)計(ji)中信號完整(zheng)性問題的(de)技(ji)術

設(she)計(ji)人員(yuan)可(ke)以(yi)在高(gao)速 PCB 中實(shi)現以(yi)下設計(ji)技術：

1. 高(gao)速PCB設(she)計(ji)中的阻抗匹配

此(ci)參數對(dui)於更(geng)快(kuai)和(he)更(geng)長(chang)的跟蹤(zong)運(yun)行(xing)很重(zhong)要(yao)。影響(xiang)阻抗控制的(de)三個因(yin)素是基(ji)板材料、走線寬(kuan)度(du)和走線距(ju)離(li)接(jie)地(di)/電(dian)源層(ceng)的高(gao)度(du)。

在低頻(pin)下，PCB 走線由(you)其直流特性定(ding)義(yi)。它(ta)可(ke)以(yi)被認(ren)為是壹(yi)個理(li)想(xiang)的電路，沒(mei)有(you)電阻、電容和(he)電感。當頻率(lv)上(shang)升(sheng)時，與(yu)軌道(dao)相(xiang)關的(de)電感和電容開(kai)始(shi)影響(xiang)其性能(neng)。由於過孔(kong)短截線和(he)走線缺陷(xian)導致走線阻抗失(shi)配不(bu)允(yun)許(xu)信(xin)號在接收(shou)器（負(fu)載(zai)）內(nei)被完(wan)全(quan)吸(xi)收；這(zhe)就是為什(shen)麽(me)額外的(de)能(neng)量(liang)被反射到發(fa)射器（源）的(de)原因(yin)。這(zhe)個過程壹(yi)次又(you)壹(yi)次地重(zhong)復(fu)，直到所(suo)有(you)的能(neng)量(liang)都被吸(xi)收。在高(gao)數據速率(lv)下，它(ta)會(hui)導致信號過沖、下沖和振(zhen)鈴，從(cong)而(er)產生(sheng)信號錯(cuo)誤(wu)。為了(le)解決(jue)這(zhe)個問(wen)題，這(zhe)些傳輸線在(zai)其下方(fang)設(she)有(you)接地(di)層(ceng)和(he)終(zhong)端(duan)電(dian)阻。

計(ji)算線(xian)路的阻抗很重(zhong)要(yao)。（它(ta)是綜(zong)合線路粗(cu)細、板的介電常數、線路與(yu)地平(ping)面(mian)的(de)距(ju)離(li)來計(ji)算的(de)。）有(you)時，傳輸線需(xu)要(yao)穿越(yue)不(bu)同(tong)的層，因(yin)此(ci)，線路與(yu)地平(ping)面(mian)的(de)距(ju)離(li)。地(di)平(ping)面(mian)發(fa)生(sheng)變化(hua)。在這(zhe)種(zhong)情況(kuang)下，可(ke)以(yi)通(tong)過改(gai)變線(xian)路粗(cu)細將(jiang)線路阻抗保(bao)持(chi)在(zai)相(xiang)同(tong)的值(zhi)。

註意(yi)：對(dui)於高(gao)頻(pin)、高(gao)速設(she)計(ji)，PCB 走線被視(shi)為傳輸線。

1.1 高(gao)速PCB設(she)計(ji)中的阻抗控制措施(shi)

阻抗失(shi)配可(ke)以(yi)通(tong)過實(shi)施(shi)適(shi)當的(de)端(duan)接(jie)方(fang)案(an)來控制。端(duan)接(jie)方(fang)案(an)的(de)選擇(ze)取(qu)決(jue)於應(ying)用(yong)。讓我們(men)討論(lun)其中的壹(yi)些。

1.1.1 並聯終(zhong)端(duan)方(fang)案(an)：在(zai)該方(fang)案(an)中，終(zhong)端(duan)電(dian)阻（RT）等(deng)於線路阻抗。該終(zhong)端(duan)電(dian)阻盡可(ke)能(neng)靠(kao)近負(fu)載(zai)放置，以(yi)實(shi)現最(zui)高(gao)效(xiao)率(lv)。該終(zhong)端(duan)電(dian)阻的電流負(fu)載(zai)在高(gao)輸出狀態(tai)下最(zui)大。

並行(xing)端(duan)接(jie)可(ke)在(zai)高(gao)速 PCB 中提供最(zui)高(gao)效(xiao)率(lv)。

1.1.2 戴維寧(ning)終(zhong)端(duan)方(fang)案(an)：它(ta)是並(bing)聯終(zhong)端(duan)方(fang)案(an)的(de)替代方(fang)案(an)，其中終(zhong)端(duan)電(dian)阻器 (RT) 被分(fen)成兩個獨(du)立(li)的電阻器，其等(deng)於線路阻抗（組合時）。該方(fang)案(an)減(jian)少了(le)從(cong)電源汲(ji)取(qu)的(de)總(zong)電流(liu)並(bing)增(zeng)加了(le)從(cong)電源汲(ji)取(qu)的(de)電(dian)流，因(yin)為電阻放置在 VCC 和(he)地(di)之(zhi)間(jian)。

高(gao)速 PCB 中的戴維寧(ning)終(zhong)端(duan)。

1.1.3 有(you)源並(bing)聯端(duan)接(jie)：此(ci)處(chu)，等(deng)於線路阻抗（Z0）的端(duan)接(jie)電阻放置在偏(pian)置電(dian)壓(ya)路徑中。偏(pian)置電(dian)壓(ya)的(de)排列(lie)使得(de)輸出驅(qu)動器可(ke)以(yi)從(cong)高(gao)電(dian)平和(he)低(di)電(dian)平(ping)信號中提取(qu)電(dian)流(liu)。這(zhe)種(zhong)技術需(xu)要(yao)壹(yi)個單(dan)獨(du)的(de)電壓源，它(ta)可(ke)以(yi)吸(xi)收和提供電(dian)流(liu)以(yi)匹配(pei)輸出傳輸速率(lv)。

高(gao)速 PCB 中的有(you)源並(bing)行(xing)端(duan)接(jie)。

1.1.4 串聯-RC 並聯終(zhong)端(duan)：在(zai)該方(fang)案(an)中，電阻和電容（>100pF）組(zu)合作為終(zhong)端(duan)阻抗。此(ci)處(chu)，終(zhong)端(duan)電(dian)阻 (RT) 等(deng)於 Z0，電容器阻擋低頻信(xin)號分量(liang)並通(tong)過高(gao)頻(pin)分量(liang)。因(yin)此(ci)，RT 的直流負(fu)載(zai)效(xiao)應(ying)不(bu)會(hui)影響(xiang)驅(qu)動器。

高(gao)速 PCB 中的串聯-RC 並聯端(duan)接(jie)。

1.1.5 串聯端(duan)接(jie)：匹配信號源的(de)阻抗，而(er)不(bu)是匹(pi)配負(fu)載(zai)。該方(fang)案(an)有(you)助於衰減(jian)二(er)次反射。線路阻抗因(yin)負(fu)載(zai)分布而(er)異。因(yin)此(ci)，單個(ge)電(dian)阻值(zhi)並不(bu)適(shi)用(yong)於所(suo)有(you)條件(jian)。這(zhe)種(zhong)方(fang)法(fa)在(zai)源端(duan)只(zhi)需(xu)要(yao)壹(yi)個組(zu)件(jian)，而(er)不(bu)是在(zai)每(mei)個負(fu)載(zai)上(shang)需(xu)要(yao)多個(ge)組件(jian)，但(dan)通(tong)過增(zeng)加 RC 時(shi)間(jian)常(chang)數來延遲(chi)信(xin)號路徑。

高(gao)速 PCB 中的串聯端(duan)接(jie)。

1.1.6 差分對(dui)終(zhong)端(duan)：在(zai)接收設備(bei)的信號之(zhi)間(jian)需(xu)要(yao)壹(yi)個終(zhong)端(duan)電(dian)阻。端(duan)接(jie)電阻必(bi)須(xu)與(yu)差分負(fu)載(zai)阻抗匹配（通(tong)常為 100Ω）。

高(gao)速 PCB 設(she)計(ji)中的差分對(dui)端(duan)接(jie)。

2. 高(gao)速PCB設(she)計(ji)中的衰減(jian)

高(gao)頻(pin)傳輸介質使接(jie)收器難以(yi)解釋正(zheng)確(que)的信息(xi)。傳輸介質會導致以(yi)下傳輸損耗(hao)：

2.1 介質吸(xi)收：高(gao)頻(pin)介質中的信號使PCB介質材料吸(xi)收信號能(neng)量(liang)。它(ta)會(hui)降低信號強度(du)。它(ta)只(zhi)能(neng)通(tong)過選(xuan)擇(ze)完美(mei)的(de)PCB材料來控制。

2.2 趨(qu)膚(fu)效(xiao)應(ying)：高(gao)頻(pin)信號也負(fu)責(ze)產生(sheng)電流(liu)值(zhi)變化(hua)的(de)波(bo)形。此(ci)類(lei)信號具(ju)有(you)自(zi)感值(zhi)，這(zhe)會在(zai)高(gao)頻(pin)下引發(fa)增(zeng)加的感抗。它(ta)負(fu)責(ze)減少 PCB 表(biao)面(mian)的(de)導電面(mian)積，增(zeng)加(jia)電阻，並衰減(jian)信(xin)號強度(du)。可(ke)以(yi)通(tong)過增(zeng)加軌道(dao)寬(kuan)度(du)來減(jian)少趨(qu)膚(fu)效(xiao)應(ying)，但這(zhe)並不(bu)總(zong)是可(ke)行(xing)的。

高(gao)速PCB設(she)計(ji)中的衰減(jian)控制

除(chu)了(le)仔細選(xuan)擇(ze) PCB 絕(jue)緣(yuan)體(ti)材料和走線布(bu)局(ju)外，還(hai)可(ke)以(yi)通(tong)過包(bao)括可(ke)編(bian)程差分輸出電壓(ya)、預加(jia)重(zhong)和接(jie)收(shou)器均衡(heng)來減(jian)少信(xin)號衰減(jian)。差分輸出電壓(ya)的增(zeng)加(jia)有(you)助於改善(shan)接(jie)收器的信(xin)號。預加重(zhong)是僅通(tong)過增(zeng)加第(di)壹(yi)個傳輸符號的電平(ping)來增(zeng)強高(gao)頻(pin)信號分量(liang)的方(fang)式(shi)。接(jie)收器均衡(heng)電(dian)路衰減(jian)低(di)頻信號分量(liang)以(yi)彌補(bu)傳輸線損耗(hao)。

3.高(gao)速PCB設(she)計(ji)中的串擾

作(zuo)為電子行(xing)業的(de)愛好(hao)者，我們(men)都(dou)知(zhi)道(dao)當電流（例(li)如信(xin)號）通(tong)過電(dian)線時(shi)，它(ta)會(hui)在其附近產生(sheng)磁場(chang)。如果(guo)附近有(you)兩根電(dian)線(xian)，則兩個磁場(chang)可(ke)能(neng)會相(xiang)互作用(yong)，導致兩個信(xin)號之(zhi)間(jian)的能(neng)量(liang)交(jiao)叉耦(ou)合，稱為串擾(rao)。明(ming)顯地，電(dian)感耦合（由空(kong)閑線上(shang)源線(xian)的磁場(chang)感應(ying)出的電(dian)流）和(he)電(dian)容耦(ou)合（當空(kong)閑線暴露於與(yu)源中電壓變化(hua)率(lv)成正(zheng)比(bi)的(de)電流量(liang)時的電場(chang)耦合線）負(fu)責(ze)導致串擾的能(neng)量(liang)交(jiao)叉耦(ou)合。

高(gao)速 PCB 信(xin)號線上(shang)的(de)串擾。

串(chuan)擾有(you)兩種(zhong)類(lei)型；垂直和水(shui)平(ping)。垂(chui)直串擾(rao)是由(you)其他(ta)層或層(ceng)間(jian)的(de)信(xin)號引起(qi)的(de)，而(er)同(tong)層或層(ceng)內(nei)的信(xin)號則負(fu)責(ze)水平串擾(rao)。

註意(yi)：最(zui)大串擾(rao)值(zhi)是接(jie)收器的預(yu)期(qi)電(dian)壓(ya)與(yu)接收(shou)器閾(yu)值(zhi)之(zhi)間(jian)的差值(zhi)。

3.1 高(gao)速PCB設(she)計(ji)中的串擾控制

可(ke)以(yi)通(tong)過分(fen)離(li)走線、在(zai)各(ge)層(ceng)之(zhi)間(jian)放置接地(di)層(ceng)以(yi)及使(shi)用(yong)低介電材料來防止(zhi)串擾(rao)。

3.1.1 走線間(jian)距(ju)：兩條走線的(de)中心間距至(zhi)少應(ying)為走線寬(kuan)度(du)的 3 倍。在(zai)不(bu)幹(gan)擾(rao)兩條走線之(zhi)間(jian)的間隔的情況(kuang)下，將走線和(he)接(jie)地層之(zhi)間(jian)的距離(li)減(jian)少到10 密耳(er)有(you)助於減輕(qing)串(chuan)擾(rao)。

走線分(fen)離(li)可(ke)以(yi)減少高(gao)速 PCB 中的串擾。

3.1.2 實(shi)心地(di)平(ping)面(mian)的(de)放(fang)置：可(ke)以(yi)通(tong)過在(zai)不(bu)同(tong)層之(zhi)間(jian)放置實(shi)心地(di)平(ping)面(mian)來防止(zhi)不(bu)同(tong)層之(zhi)間(jian)的串擾。雖然增加(jia)平面(mian)會(hui)增(zeng)加成本，但它(ta)們(men)解(jie)決(jue)了(le) SI 問題，如控制走線阻抗、減少旁(pang)路電容電(dian)流環路和電(dian)源阻抗等(deng)。

實(shi)心接(jie)地(di)層(ceng)可(ke)以(yi)解決(jue)高(gao)速 PCB 中的信號完整(zheng)性問題。

3.1.3 低(di)介電常數材料：低介電常數材料通(tong)過減(jian)少走線之(zhi)間(jian)的互電容/雜(za)散電(dian)容來克(ke)服(fu)串(chuan)擾。

4. 高(gao)速PCB設(she)計(ji)中直角走線和(he)過孔(kong)的影響(xiang)

走線布(bu)線(xian)和過孔(kong)位置(zhi)會(hui)通(tong)過增(zeng)加反射、串擾(rao)和改(gai)變(bian)阻抗值(zhi)來影響(xiang)信號完整(zheng)性。具(ju)有(you)直角的走線會(hui)導致更(geng)多(duo)輻(fu)射，因(yin)為它(ta)會(hui)增加拐(guai)角區域的電(dian)容值(zhi)，從(cong)而(er)導致特性阻抗發(fa)生(sheng)變化(hua)，隨後發(fa)生(sheng)反射。

解決(jue)方(fang)案(an)：可(ke)以(yi)通(tong)過用(yong)兩個 45 度(du)角替換(huan)直角彎(wan)曲(qu)來最(zui)小(xiao)化(hua)反射。為了(le)獲(huo)得(de)最(zui)小(xiao)的(de)阻抗變化，圓彎(wan)曲(qu)布(bu)線是最(zui)好的。

在拐(guai)角處(chu)，高(gao)速信(xin)號應(ying)由 45° 彎(wan)曲(qu)代(dai)替。

• 過孔(kong)對(dui)於布線(xian)很(hen)重(zhong)要(yao)，但包(bao)括它(ta)們(men)會(hui)增(zeng)加(jia)電(dian)感和電容值(zhi)。這(zhe)會改(gai)變特征阻抗值(zhi)，增加(jia)反射。

• 過孔(kong)也會增加走線長(chang)度(du)。避免(mian)在(zai)不(bu)同(tong)的走線上(shang)添(tian)加過孔(kong)。

5. 高(gao)速PCB設(she)計(ji)中不(bu)同(tong)布線技(ji)術的(de)使(shi)用(yong)

• 正(zheng)交(jiao)布(bu)線(xian)以(yi)在不(bu)同(tong)層上(shang)引導信號並最(zui)小(xiao)化(hua)耦合區域。

• 最(zui)小(xiao)化(hua)信號之(zhi)間(jian)的平行(xing)運行(xing)長(chang)度(du) (>500 mils)。僅具(ju)有(you)短並行(xing)運行(xing)的路線。

• 減(jian)少驅(qu)動器扇出（負(fu)載(zai)數量(liang)）

6. 開(kai)關(guan)效(xiao)應(ying)：高(gao)速PCB設(she)計(ji)中的地彈

與(yu)模擬不(bu)同(tong)，數字電(dian)路需(xu)要(yao)快速的(de)開(kai)關(guan)時間(jian)，因(yin)為它(ta)可(ke)以(yi)在“0”和(he)“1”以(yi)及“1”和(he)“0”信號電平之(zhi)間(jian)切換(huan)。當速度(du)增加時(shi)，開(kai)關(guan)周期減(jian)少。當(dang)多(duo)個輸出同(tong)時從(cong)“高(gao)”邏輯(ji)切(qie)換(huan)到“低”時(shi)，存(cun)儲在 I/O 負(fu)載(zai)電容中的電荷(he)流(liu)入器件(jian)。該(gai)電(dian)流(liu)通(tong)過對(dui)地具(ju)有(you)阻抗的引腳(jiao)通(tong)過內(nei)部地(di)離(li)開(kai)設(she)備(bei)。開(kai)關(guan)電流(liu)在(zai)該(gai)阻抗中產生(sheng)電壓(ya)。因(yin)此(ci)，器件(jian)和(he)電(dian)路板地之(zhi)間(jian)存在電壓(ya)差。這(zhe)種(zhong)電壓差稱為地彈(dan)。地(di)彈導致電路板上(shang)的(de)其他(ta)設備(bei)將“低”輸出視(shi)為“高(gao)”。可(ke)以(yi)通(tong)過采(cai)用(yong)以(yi)下解決(jue)方(fang)案(an)來減(jian)少地(di)彈(dan)：

• 引腳(jiao)壓擺(bai)率(lv)控制（允(yun)許(xu)設(she)計(ji)人員(yuan)減慢(man)驅(qu)動器的速度(du)，從(cong)而(er)降低跳(tiao)動率(lv)）。快速壓(ya)擺(bai)率(lv)負(fu)責(ze)反射、串擾(rao)和地(di)彈(dan)；這(zhe)就是為什(shen)麽(me)它(ta)的(de)減少是必(bi)須(xu)的。

• 提(ti)供多個電源和(he)接地(di)引腳(jiao)（允許(xu)將高(gao)速 I/O 引腳(jiao)靠(kao)近接地引腳(jiao)以(yi)減輕(qing)開(kai)關(guan)效(xiao)應(ying)）。

6.1 高(gao)速 PCB 中降低地彈(dan)的(de)設(she)計(ji)考慮

在處(chu)理(li) PCB 中的高(gao)速信(xin)號時，設計(ji)人員(yuan)應(ying)考慮以(yi)下設計(ji)註意(yi)事項(xiang)：

• 為相(xiang)應(ying)的 VCC/GND 對(dui)添(tian)加去(qu)耦(ou)電(dian)容。添(tian)加去(qu)耦(ou)電(dian)容器盡可(ke)能(neng)靠(kao)近器件(jian)的(de)電(dian)源和(he)接地(di)引腳(jiao)。如果(guo)電源和(he) GND 通(tong)過過孔(kong)到達(da)引腳(jiao)，則去(qu)耦(ou)電(dian)容器應(ying)放置(zhi)在(zai)引腳(jiao)和過孔(kong)之(zhi)間(jian)。

通(tong)過將(jiang)去(qu)耦(ou)電(dian)容器靠(kao)近 IC 電源引腳(jiao)放置(zhi)，可(ke)以(yi)降低(di)電源軌噪聲(sheng)。

• 在(zai)輸出端(duan)添(tian)加外(wai)部緩沖器以(yi)最(zui)小(xiao)化(hua)器件(jian)引腳(jiao)上(shang)的(de)負(fu)載(zai)。

• 通(tong)過使(shi)用(yong)外部設(she)備(bei)（例(li)如緩沖 IC）緩沖負(fu)載(zai)來控制負(fu)載(zai)電容。

• 最(zui)大限度(du)地減少可(ke)以(yi)同(tong)時切換(huan)的輸出數量(liang)，並在整(zheng)個設(she)備(bei)中均勻(yun)分布(bu)。

• 盡可(ke)能(neng)去(qu)除(chu)上(shang)拉(la)電(dian)阻（使用(yong)下拉(la)電(dian)阻）。

• 使用(yong)提供獨(du)立(li) VCC 和接地(di)層的(de)多(duo)層(ceng) PCB。

• 開(kai)發(fa)同(tong)步(bu)設(she)計(ji)。這(zhe)種(zhong)設計(ji)不(bu)會(hui)受到瞬(shun)時(shi)引腳(jiao)切換(huan)的影響(xiang)。

• 實(shi)現更(geng)大(da)的(de)通(tong)孔尺寸(cun)以(yi)將電(dian)容器焊盤(pan)連(lian)接(jie)到電源和(he)接地(di)層(ceng)，以(yi)降低(di)去(qu)耦(ou)電(dian)容器中的電感。

• 將過孔(kong)放置(zhi)在(zai)靠(kao)近電容器墊(dian)的(de)位(wei)置。

靠(kao)近電容焊(han)盤放(fang)置通(tong)孔可(ke)以(yi)減少地(di)彈(dan)。

• 使用(yong)表(biao)面(mian)貼(tie)裝電(dian)容器來最(zui)小(xiao)化(hua)引線(xian)電(dian)感。

註意(yi)：通(tong)過電(dian)源層(ceng)提供(gong)均(jun)勻(yun)分布(bu)的(de)電(dian)源可(ke)以(yi)降低(di)系統(tong)噪聲(sheng)。

另請閱(yue)讀(du)：復(fu)合放大器的優缺點

7. 高(gao)速 PCB 設(she)計(ji)中的 EMI 降低

PCB 還(hai)會影響(xiang)系統(tong)的 EMI/EMC 性能(neng)。自(zi)動(dong)布(bu)線(xian)板壹(yi)般遵守(shou)設(she)計(ji)規則(ze)（DRC），不(bu)滿(man)足(zu)電(dian)磁兼容性要(yao)求(qiu)。此(ci)類(lei)板需(xu)要(yao)固(gu)定(ding)件(jian)，例(li)如電(dian)纜和屏蔽外殼上(shang)的(de)鐵氧(yang)體。這(zhe)就是為什(shen)麽(me)始(shi)終(zhong)建(jian)議(yi)確(que)保(bao)正(zheng)確(que)放置組件(jian)並(bing)優化布線的(de)原(yuan)因(yin)。它(ta)有(you)助於實(shi)現在(zai)給(gei)定(ding)預算(suan)內(nei)按時(shi)滿足所(suo)有(you)電磁兼容性和信(xin)號完整(zheng)性要(yao)求(qiu)的(de)產品。設計(ji)壹(yi)個電(dian)磁兼容的(de) PCB 可(ke)以(yi)提高(gao)整(zheng)個系統(tong)的性能(neng)。了(le)解有(you)關EMI 和(he) EMC 的(de) PCB 設(she)計(ji)指南(nan)的(de)更(geng)多(duo)信(xin)息(xi)。

每(mei)個 PCB 都(dou)容易受到電磁幹擾。可(ke)以(yi)通(tong)過以(yi)下方(fang)式(shi)減(jian)少：

• 使(shi)用(yong)低電感元件(jian)，例(li)如具(ju)有(you)低 ESR 和(he)有(you)效(xiao)串聯電感 (ESL) 的表(biao)面(mian)貼(tie)裝電(dian)容器。

• 提供(gong)適(shi)當(dang)的(de)接(jie)地(di)以(yi)實(shi)現最(zui)短的電流(liu)返(fan)回路徑和(he)最(zui)短的電流(liu)回路。

較短的返(fan)回路徑具(ju)有(you)較低(di)的(de)阻抗，從(cong)而(er)提供更(geng)好(hao)的(de) EMC 性能(neng)。

• 始終(zhong)在電源/信(xin)號平面(mian)旁(pang)邊(bian)使用(yong)堅固(gu)的(de)接地平面(mian)。

高(gao)速 PCB 設(she)計(ji)人員(yuan)的快(kuai)速提(ti)示(shi)

• 識別(bie)最(zui)高(gao)頻(pin)率(lv)網絡(luo)並計(ji)算系統(tong)中的最(zui)快上(shang)升(sheng)時間。

• 檢查(zha)接收(shou)器和源的(de)輸入和(he)輸出處(chu)的(de)電氣(qi)規格(ge)。

• 考慮走線上(shang)的(de)受控阻抗值(zhi)、端(duan)接(jie)和傳播延遲(chi)。閱(yue)讀(du)為什(shen)麽(me)受控阻抗真的很(hen)重(zhong)要(yao)？

• 選擇(ze)微(wei)帶(dai)線（指在(zai) PCB 外層布(bu)線，由電介質與(yu)參考(kao)平面(mian)（GND 或(huo) VCC）隔開(kai)）和(he)帶(dai)狀線（指(zhi)在具(ju)有(you)兩個參(can)考平面(mian)的(de)內(nei)層布(bu)線）布線(xian)技(ji)術。模(mo)擬確(que)定(ding)哪種(zhong)方(fang)法(fa)更(geng)符(fu)合 EMC 並且可(ke)以(yi)提供(gong)更(geng)好(hao)的(de)信(xin)號完整(zheng)性結果(guo)？

信號通(tong)過帶(dai)狀線和(he)微(wei)帶(dai)布線傳輸。

• 對(dui)於高(gao)質量(liang)的信號傳輸，還(hai)要(yao)考慮時鐘(zhong)和差分路由技(ji)術。

信號通(tong)過差分路由傳輸。

• 考慮不(bu)同(tong)電源電(dian)壓的(de)數量(liang)。他(ta)們(men)有(you)自(zi)己的(de)電源平(ping)面(mian)，還(hai)是可(ke)以(yi)拆分(fen)它(ta)們(men)？

• 為發(fa)射器路徑、接(jie)收(shou)器路徑、模(mo)擬信號、數字信(xin)號等(deng)功(gong)能(neng)組創(chuang)建(jian)圖(tu)表(biao)。

區分高(gao)速和(he)低(di)速信(xin)號。

• 至(zhi)少兩個獨(du)立(li)的功(gong)能(neng)組之(zhi)間(jian)是否(fou)存在(zai)任(ren)何(he)互連(lian)？註意(yi)它(ta)們(men)並(bing)始(shi)終(zhong)考慮到其他(ta)走線的(de)返(fan)回電流和串(chuan)擾(rao)。

• 考(kao)慮空(kong)間寬(kuan)度(du)間隙。

• 兩層之(zhi)間(jian)的最(zui)小(xiao)距(ju)離(li)應(ying)該是多(duo)少？

• 鉆(zuan)孔(kong)和通(tong)孔的(de)最(zui)低要(yao)求(qiu)是什(shen)麽(me)？使(shi)用(yong)盲埋孔是否(fou)可(ke)行(xing)？

高(gao)速PCB材料

最(zui)常用(yong)的層壓(ya)材料是 FR-4。只(zhi)要(yao)電路板頻率(lv)保(bao)持(chi)在(zai) 2.5 到 3 GHz 的範(fan)圍(wei)內(nei)，它(ta)就(jiu)非常具(ju)有(you)成本效(xiao)益(yi)。在高(gao)速下，Rogers RO4350 等(deng)材料比(bi) FR-4 具(ju)有(you)更(geng)好(hao)的(de)性能(neng)。唯壹(yi)的權衡是成(cheng)本。非 FR-4 材料價(jia)格(ge)昂貴(gui)。

信(xin)號通(tong)過 PCB 的(de)速度(du)取(qu)決(jue)於 PCB 的介電常數。舉(ju)個例(li)子：當(dang)頻率(lv)超過5 GHz時(shi)，FR-4的介電常數（4.7）下降到4。另壹(yi)方(fang)面(mian)，Rogers RO4350的(de)介電值(zhi)保(bao)持(chi)恒定(ding)（3.5左右(you)）直到15 GHz。如果(guo) PCB 的介電常數隨頻(pin)率(lv)不(bu)斷(duan)變(bian)化(hua)，則信號的不(bu)同(tong)頻率(lv)分量(liang)將獲(huo)得(de)不(bu)同(tong)的速度(du)，並在不(bu)同(tong)的時間(jian)到達(da)負(fu)載(zai)，從(cong)而(er)導致信號失(shi)真。

為什(shen)麽(me)在(zai)高(gao)速 PCB 設(she)計(ji)中包含(han)設(she)計(ji)模擬和檢查(zha)很重(zhong)要(yao)？

信號完整(zheng)性檢查(zha)對(dui)於保(bao)持(chi)設(she)計(ji)透(tou)明(ming)度(du)至(zhi)關(guan)重(zhong)要(yao)。如果(guo)在設計(ji)過程中沒(mei)有(you)執行(xing)它(ta)，那(na)麽(me)壹(yi)旦電(dian)路板建(jian)成(cheng)，它(ta)就(jiu)無法根除(chu)。有(you)鑒於此(ci)，PCB 設計(ji)軟件(jian)自(zi)帶(dai)信號完整(zheng)性檢查(zha)功(gong)能(neng)，可(ke)以(yi)優化 PCB 布局，將(jiang)錯(cuo)誤(wu)降至(zhi)最(zui)低。您(nin)想(xiang)了(le)解更(geng)多(duo)有(you)關如何(he)模擬通(tong)道(dao)以(yi)識別(bie)和解(jie)決(jue)信(xin)號完整(zheng)性問題的(de)信(xin)息(xi)嗎？然後觀(guan)看我們(men)的(de) Keysight 教(jiao)程，了(le)解解決(jue)信(xin)號完整(zheng)性問題的(de)基(ji)礎知(zhi)識。

在(zai)高(gao)速設(she)計(ji)中，信號完整(zheng)性以(yi)及設(she)計(ji)過程中的 EMC 理解和(he)實(shi)施(shi)起(qi)著重(zhong)要(yao)作用(yong)。信號完整(zheng)性就是識別(bie)和消(xiao)除導致信號質量(liang)從(cong) PCB 上(shang)的(de)壹(yi)個點傳輸到另壹(yi)個點時降(jiang)低的(de)因(yin)素。當(dang) PCB 以(yi)高(gao)頻(pin)運行(xing)時，信(xin)號完整(zheng)性變得(de)非常重(zhong)要(yao)，因(yin)為信號上(shang)升(sheng)時間很(hen)短。采用(yong)適當的(de)端(duan)接(jie)方(fang)案(an)、衰減(jian)控制、串(chuan)擾(rao)和(he)地(di)彈預(yu)防可(ke)以(yi)幫(bang)助設計(ji)人員(yuan)實(shi)現可(ke)以(yi)在高(gao)頻(pin)下無縫工作的(de) PCB。此(ci)外，符(fu)合 EMI 標(biao)準的(de)設(she)計(ji)也是必(bi)不(bu)可(ke)少的(de)。