PCB即印制(zhi)電(dian)路(lu)板/印(yin)刷線路(lu)板，它是電子(zi)元(yuan)器(qi)件(jian)的(de)支撐(cheng)體，由於采用(yong)電子(zi)印(yin)刷術制(zhi)作(zuo)的(de)，故被(bei)稱(cheng)為“印刷”電路(lu)板，下(xia)面(mian)讓(rang)深(shen)圳市(shi)潤澤(ze)五(wu)洲(zhou)電子(zi)科技有限公司(si)來(lai)為大家分享關(guan)於(yu)高頻(pin)PCB電路(lu)設計(ji)的(de)21個(ge)問答(da)知識(shi)：

1、對於只有壹個(ge)輸(shu)出(chu)端(duan)的(de)時鐘(zhong)信(xin)號線(xian)，如何實現(xian)差(cha)分布線(xian)?

要(yao)用(yong)差分布線(xian)壹定(ding)是信(xin)號源(yuan)和接(jie)收端(duan)也都(dou)是差分信(xin)號才(cai)有意(yi)義，所(suo)以(yi)對只有壹個(ge)輸(shu)出(chu)端(duan)的(de)時鐘(zhong)信(xin)號是無法使用(yong)差分布線(xian)的(de)。

2、接收端(duan)差(cha)分線對之間可否加(jia)壹匹(pi)配電阻(zu)?

接(jie)收端(duan)差(cha)分線對間的(de)匹(pi)配電阻(zu)通常(chang)會加(jia), 其值(zhi)應(ying)等(deng)於(yu)差分阻抗(kang)的(de)值(zhi)。這(zhe)樣(yang)信(xin)號質(zhi)量會好些。

3、為何差分對的(de)布線(xian)要(yao)靠近且平(ping)行?

對差分對的(de)布線(xian)方式應(ying)該(gai)要(yao)適當的(de)靠近且平(ping)行。所(suo)謂(wei)適(shi)當的(de)靠近是因為這(zhe)間距會影響(xiang)到差(cha)分阻抗(kang)(differential impedance)的(de)值(zhi), 此值(zhi)是設計(ji)差分對的(de)重要(yao)參數(shu)。需(xu)要(yao)平(ping)行也是因為要(yao)保持(chi)差(cha)分阻抗(kang)的(de)壹致性(xing)。若兩(liang)線忽遠忽近, 差分阻抗(kang)就會不(bu)壹致, 就會影響(xiang)信(xin)號完(wan)整性(xing)(signal integrity)及時(shi)間延(yan)遲(timing delay)。

4、在(zai)高速(su) PCB 設計(ji)中，信(xin)號層(ceng)的(de)空白區域可以(yi)敷(fu)銅(tong)，而(er)多個(ge)信(xin)號層(ceng)的(de)敷銅(tong)在(zai)接地和接(jie)電源(yuan)上(shang)應(ying)如(ru)何分配?

壹般(ban)在(zai)空白區域的(de)敷銅(tong)絕(jue)大部(bu)分情況(kuang)是接地。 只是在(zai)高速(su)信(xin)號線(xian)旁敷(fu)銅(tong)時(shi)要(yao)註(zhu)意(yi)敷銅(tong)與(yu)信(xin)號線(xian)的(de)距離， 因(yin)為所敷(fu)的(de)銅會(hui)降(jiang)低(di)壹點走(zou)線(xian)的(de)特性(xing)阻抗(kang)。也要(yao)註(zhu)意(yi)不(bu)要(yao)影響(xiang)到它層的(de)特性(xing)阻抗(kang)， 例(li)如在(zai) dual strip line 的(de)結構(gou)時(shi)。

5、是否可以(yi)把電源平(ping)面上(shang)面的(de)信(xin)號線(xian)使用(yong)微(wei)帶(dai)線模型計(ji)算特性(xing)阻抗(kang)?電源和地平(ping)面之間的(de)信(xin)號是否可以(yi)使用(yong)帶(dai)狀(zhuang)線模型計(ji)算?

是的(de)， 在(zai)計(ji)算特性(xing)阻抗(kang)時電源平(ping)面跟地平(ping)面都(dou)必(bi)須(xu)視(shi)為參考平(ping)面。 例(li)如四層板: 頂(ding)層(ceng)-電源(yuan)層-地層-底(di)層(ceng)，這(zhe)時(shi)頂層走(zou)線(xian)特(te)性(xing)阻抗(kang)的(de)模型是以(yi)電(dian)源(yuan)平(ping)面為參考平(ping)面的(de)微(wei)帶(dai)線模型。

6、差(cha)分信(xin)號線(xian)中間可否加(jia)地線?

差(cha)分信(xin)號中間壹般(ban)是不(bu)能(neng)加(jia)地線。因(yin)為差分信(xin)號的(de)應(ying)用(yong)原(yuan)理(li)最重要(yao)的(de)壹點便(bian)是利用(yong)差分信(xin)號間相互耦(ou)合(he)(coupling)所帶(dai)來(lai)的(de)好處，如 flux cancellation，抗噪(zao)聲(sheng)(noise immunity)能(neng)力(li)等。若在(zai)中間加(jia)地線，便(bian)會破(po)壞耦(ou)合(he)效應(ying)。

7、剛(gang)柔(rou)板設(she)計(ji)是否需(xu)要(yao)專(zhuan)用(yong)設計(ji)軟件(jian)與(yu)規範(fan)?國內何處可以(yi)承(cheng)接(jie)該(gai)類(lei)電路(lu)板加(jia)工?

可以(yi)用(yong)壹般(ban)設計(ji) PCB 的(de)軟件(jian)來(lai)設(she)計(ji)柔(rou)性(xing)電路(lu)板(Flexible Printed Circuit)。壹樣(yang)用(yong) Gerber 格式給 FPC廠(chang)商(shang)生(sheng)產(chan)。由於制(zhi)造(zao)的(de)工藝和(he)壹般(ban) PCB 不(bu)同，各(ge)個(ge)廠商(shang)會依(yi)據(ju)他們(men)的(de)制(zhi)造(zao)能(neng)力(li)會對最小線(xian)寬(kuan)、最小線(xian)距、最小孔(kong)徑(jing)(via)有其**。除此(ci)之外，可在(zai)柔(rou)性(xing)電路(lu)板的(de)轉折(zhe)處鋪些銅皮加(jia)以(yi)補(bu)強(qiang)。至於(yu)生(sheng)產(chan)的(de)廠商(shang)可上(shang)網(wang)“FPC”當關(guan)鍵詞查詢(xun)應(ying)該(gai)可以(yi)找(zhao)到。

8、適(shi)當選擇(ze) PCB 與(yu)外殼接地的(de)點的(de)原(yuan)則(ze)是什(shen)麽(me)?

選擇(ze) PCB 與(yu)外殼接地點選(xuan)擇的(de)原(yuan)則(ze)是利用(yong) chassis ground 提供(gong)低(di)阻(zu)抗(kang)的(de)路(lu)徑(jing)給回(hui)流(liu)電(dian)流(liu)(returning current)及(ji)控制(zhi)此(ci)回(hui)流(liu)電(dian)流(liu)的(de)路(lu)徑(jing)。例(li)如，通常(chang)在(zai)高頻(pin)器件(jian)或時鐘產(chan)生(sheng)器(qi)附(fu)近可以(yi)借固定(ding)用(yong)的(de)螺絲將 PCB的(de)地層與(yu) chassis ground 做(zuo)連(lian)接(jie)，以(yi)盡(jin)量縮小(xiao)整(zheng)個(ge)電流(liu)回(hui)路(lu)面積，也就減少(shao)電(dian)磁輻射(she)。

9、模擬電(dian)源(yuan)處的(de)濾波(bo)經(jing)常(chang)是用(yong) LC 電路(lu)。但(dan)是為什(shen)麽(me)有時(shi) LC 比(bi) RC 濾波(bo)效(xiao)果(guo)差(cha)?

LC 與(yu) RC 濾波(bo)效(xiao)果(guo)的(de)比較(jiao)必(bi)須(xu)考慮(lv)所(suo)要(yao)濾掉(diao)的(de)頻帶(dai)與(yu)電感(gan)值(zhi)的(de)選擇(ze)是否恰(qia)當。因為電感(gan)的(de)感抗(kang)(reactance)大(da)小(xiao)與(yu)電感(gan)值(zhi)和頻(pin)率(lv)有關(guan)。如(ru)果(guo)電(dian)源的(de)噪(zao)聲(sheng)頻(pin)率(lv)較(jiao)低(di)，而(er)電感(gan)值(zhi)又不(bu)夠大，這(zhe)時(shi)濾波(bo)效(xiao)果(guo)可能(neng)不(bu)如 RC。但(dan)是，使用(yong) RC 濾波(bo)要(yao)付出(chu)的(de)代價(jia)是電阻(zu)本(ben)身(shen)會(hui)耗能(neng)，效(xiao)率較(jiao)差(cha)，且(qie)要(yao)註(zhu)意(yi)所選(xuan)電阻(zu)能(neng)承(cheng)受的(de)功率(lv)。

10、如(ru)何選擇 EDA 工具(ju)?

目前(qian)的(de) pcb 設計(ji)軟件(jian)中，熱(re)分析都(dou)不(bu)是強(qiang)項(xiang)，所(suo)以(yi)並不(bu)建(jian)議(yi)選(xuan)用(yong)，其它的(de)功能(neng) 1.3.4 可以(yi)選(xuan)擇(ze) PADS或(huo) Cadence 性(xing)能(neng)價(jia)格(ge)比都(dou)不(bu)錯。 PLD 的(de)設計(ji)的(de)初學(xue)者(zhe)可以(yi)采用(yong) PLD 芯片(pian)廠(chang)家提供(gong)的(de)集(ji)成(cheng)環境(jing)，在(zai)做(zuo)到百(bai)萬(wan)門(men)以(yi)上(shang)的(de)設計(ji)時可以(yi)選(xuan)用(yong)單點(dian)工具(ju)。

12、2G 以(yi)上(shang)高頻 PCB 設(she)計(ji)，微(wei)帶(dai)的(de)設計(ji)應(ying)遵循哪(na)些規則(ze)?

射(she)頻微(wei)帶(dai)線設(she)計(ji)，需要(yao)用(yong)三(san)維(wei)場分析工具(ju)提取(qu)傳(chuan)輸(shu)線參(can)數。所(suo)有的(de)規則(ze)應(ying)該(gai)在(zai)這(zhe)個(ge)場提取(qu)工具(ju)中規(gui)定(ding)。

13、什(shen)麽(me)是走(zou)線(xian)的(de)拓(tuo)撲架(jia)構(gou)?

Topology,有的(de)也叫 routing order.對於多端口連接的(de)網(wang)絡(luo)的(de)布線(xian)次(ci)序(xu)。

14、怎(zen)樣(yang)通過安(an)排(pai)疊層(ceng)來(lai)減少(shao) EMI 問題?

首先，EMI 要(yao)從系統(tong)考慮(lv)，單(dan)憑 PCB 無法解(jie)決(jue)問題。層叠對 EMI 來(lai)講，我認(ren)為主要(yao)是提供(gong)信(xin)號最短回(hui)流(liu)路(lu)徑(jing)，減小(xiao)耦合面積，抑(yi)制(zhi)差(cha)模幹(gan)擾(rao)。另外地層與(yu)電源(yuan)層緊(jin)耦(ou)合，適當比電(dian)源層(ceng)外延(yan)，對抑(yi)制(zhi)共(gong)模幹(gan)擾(rao)有好處。

15、在(zai)壹個(ge)系統(tong)中，包含了(le) dsp 和(he) pld，請問布線時要(yao)註(zhu)意(yi)哪些問題呢(ne)?

看(kan)妳的(de)信(xin)號速(su)率和(he)布(bu)線長度(du)的(de)比值(zhi)。如果(guo)信(xin)號在(zai)傳輸(shu)在(zai)線的(de)時延(yan)和(he)信(xin)號變(bian)化沿時(shi)間可比的(de)話，就(jiu)要(yao)考慮(lv)信(xin)號完(wan)整性(xing)問題。另外對於多個(ge) DSP，時 鐘(zhong)，數據(ju) 信(xin)號走(zou)線(xian)拓(tuo)普(pu)也會影響(xiang)信(xin)號質(zhi)量和時(shi)序(xu)，需要(yao)關(guan)註(zhu)。

16、請問端接的(de)方式有哪(na)些?

端接(jie)(terminal),也稱匹(pi)配。壹般(ban)按照匹(pi)配位置(zhi)分有源(yuan)端(duan)匹(pi)配和終端匹(pi)配。其中源(yuan)端匹(pi)配壹般(ban)為電阻(zu)串聯匹(pi)配，終端匹(pi)配壹般(ban)為並聯匹(pi)配，方式比(bi)較(jiao)多(duo)，有電(dian)阻(zu)上(shang)拉(la)，電(dian)阻(zu)下(xia)拉(la)，戴(dai)維南匹(pi)配，AC 匹(pi)配，肖特(te)基(ji)二極管(guan)匹(pi)配。

17、采用(yong)端接(jie)(匹(pi)配)的(de)方式是由什(shen)麽(me)因素(su)決定(ding)的(de)?

匹(pi)配采用(yong)方式壹般(ban)由 BUFFER 特性(xing)，拓(tuo)普(pu)情況(kuang)，電(dian)平(ping)種類(lei)和判(pan)決方式來(lai)決(jue)定(ding)，也要(yao)考慮(lv)信(xin)號占(zhan)空比(bi)，系(xi)統(tong)功(gong)耗(hao)等(deng)。

18、能(neng)否(fou)利用(yong)器件(jian)的(de) IBIS 模型對器件的(de)邏輯功(gong)能(neng)進(jin)行仿真(zhen)?如(ru)果(guo)不(bu)能(neng)，那(na)麽(me)如何進行電路(lu)的(de)板級(ji)和(he)系統(tong)級(ji)仿(fang)真(zhen)?

IBIS 模型是行為級模型，不(bu)能(neng)用(yong)於功(gong)能(neng)仿(fang)真(zhen)。功(gong)能(neng)仿(fang)真(zhen)，需(xu)要(yao)用(yong) SPICE 模型，或(huo)者其他結構(gou)級(ji)模型。

19、PCB 仿(fang)真(zhen)軟(ruan)件是如何進行 LAYOUT 仿真(zhen)的(de)?

高速(su)數(shu)字(zi)電(dian)路(lu)中，為了(le)提高(gao)信(xin)號質(zhi)量，降低(di)布(bu)線難度，壹般(ban)采用(yong)多層(ceng)板，分配專(zhuan)門的(de)電源(yuan)層(ceng)，地層。

20、“機(ji)構(gou)的(de)防護(hu)”是不(bu)是機殼的(de)防護(hu)?

是的(de)。機殼要(yao)盡量嚴密(mi)，少(shao)用(yong)或不(bu)用(yong)導(dao)電材料(liao)，盡(jin)可能(neng)接(jie)地。

21、壹個(ge)電路(lu)由幾塊(kuai) pcb 板構(gou)成(cheng)，他們(men)是否應(ying)該(gai)共(gong)地?

壹個(ge)電路(lu)由幾塊(kuai) PCB 構(gou)成(cheng)，多半(ban)是要(yao)求(qiu)共(gong)地的(de)，因為在(zai)壹個(ge)電路(lu)中用(yong)幾個(ge)電源(yuan)畢(bi)竟(jing)是不(bu)太實際(ji)的(de)。但(dan)如果(guo)妳(ni)有具(ju)體的(de)條(tiao)件，可以(yi)用(yong)不(bu)同電源當然幹(gan)擾(rao)會小些。

以(yi)上(shang)是關(guan)於(yu)“關(guan)於(yu)高頻(pin)PCB電路(lu)設計(ji)的(de)21個(ge)問答(da)”的(de)介(jie)紹(shao)，希望(wang)對大家有壹定(ding)的(de)幫助，更多PCBA資(zi)訊請關(guan)註(zhu)本站的(de)內容更(geng)新(xin)!深(shen)圳市(shi)潤澤(ze)五(wu)洲(zhou)電子(zi)科技有限公司(si)是壹家專(zhuan)業的(de)PCBA加(jia)工企業，擁有全自動(dong)SMT生(sheng)產(chan)線和(he)波峰焊，為您(nin)全程(cheng)開放(fang)生(sheng)產(chan)和質(zhi)量檢(jian)測過程(cheng)，找到我(wo)們，您(nin)就屬(shu)於(yu)有了(le)自己(ji)的(de)電子(zi)加(jia)工廠!